请教：测试时小数锁相环噪声恶化的问题

设计了一个小数锁相环，CP和数字部分的电源都是分开的，可以外部接。测试时，整数模式，相位噪声比较好。可是只要把小数一打开，整个噪底就明显抬上了，带内噪声恶化了二十个dB左右。把CP和数字部分的电源通过外部接入的方式都无法改进。      请坛子里的高手帮忙解决一下啊，谢了，急啊.

哪位高手帮帮忙啊

不能沉啊

根据理论：PFD和CP的非线性会导致Sigma-Delta的高频噪声折回到带内。

ls的正解

小编说的是噪底被抬高20dB，不是带内噪声被抬高20dB.
我遇到过类似的问题，以前做过一个全数字PLL，VCO是环振。当所有数字部分disable的时候，也就是说VCO是在free-runing的状态，没有什么问题。但是只要enable数字部分，就出现了跟小编一样的情况，噪底恶化大概10dB。至今没有找到原因。

衬底耦合

没想到这么多人回啊，先谢谢各位了。
   这两天的测试发现，是带内的噪声被抬高了20dB左右，之前是因为带宽设置的太宽，所以看起来像是噪底被抬高了。理论上是如kook309所说，PFDCP的非线性造成，但是单独仿真PFDCP的性能是没问题的，因为之前做过一版锁相环，没有这个问题。而这一版与上次的差别在于CP和VCO。
    CP的性能与之前的仿真对比发现，性能差不多；而VCO经过开环和闭环测试发现，带外的噪声没有因为小数模块的打开而变差；所以现在不知道问题所在。
     再次，求高手提供分析思路，谢谢。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。