关于在cadence里面导入verilog文件
录入：edatop.com 阅读：
大侠们，求助！那个在cadence里面导入verilog文的时候，如果verilog文件中包含别的嵌套文件，如：`include "adder.v"，是不是要把主文件和被调用的文件一块儿导进去呢?生成的symbol会直接调用子模块（adder）吗?
这样导入会报warning的，建议你将adder单独生成一个functional；
后面做混合仿真也不会有问题。
多谢分享
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于拟合电阻的问题
下一篇：miller cascode和telescope cascode，folded cascode到底什么区别啊
