谁用hspice仿真过PLL的IP？
录入：edatop.com 阅读：
谁用hspice仿真过芯片中的PLL IP，因为这个PLL IP是买来的，没有仿真代码无法评估。
难道还提供了晶体管级netlist?赶紧提原理图分析。
没，只提供的pdf文档的datasheet呀，没法仿真呀，所以想问问有没有前辈干过这个事，主要还是想知道封装寄生电感对PLL的电源产生影响后，会使PLL产生多大的抖动。
我想知道这个ip核，仅仅只有pdf文档，其他啥都没有，怎么仿真?
不过既然是ip核（应该是硬ip吧），对方只会提供用法吧。
呵呵，大家批评指正
有没有这方面的相关经验，因为涉及到封装现在PLL的模拟电源和地上不得不加相当于10nH左右的一根金线，我怕金线太长导致PLL抖动很大。
只有datasheet，想评估bonding的影响?还是把活扔给ip vender吧，别做无用功了。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：Bandgap的闭环增益
下一篇：差分运放放大器
