virtuoso 用portadapter拉负载有意义么？
录入：edatop.com 阅读：
首先是拉得不准的问题 因为谐波阻抗没有考虑
第二是拉完之后想用匹配网络实现这个阻抗值 但是cadence又没有ADS中的方便的设计匹配的能力
所以我想是不是直接把匹配网络放上去 然后扫描元件参数看输出功率 这样我觉得更直接一些啊 而且在仿真时就已经包括进了对负载谐波阻抗的考虑。 我现在完全是自己瞎猜。请问大家什么看法。谢谢啦
第二是拉完之后想用匹配网络实现这个阻抗值 但是cadence又没有ADS中的方便的设计匹配的能力
所以我想是不是直接把匹配网络放上去 然后扫描元件参数看输出功率 这样我觉得更直接一些啊 而且在仿真时就已经包括进了对负载谐波阻抗的考虑。 我现在完全是自己瞎猜。请问大家什么看法。谢谢啦
我顶一下
同问，我顶
1. 谐波阻抗的问题确实存在，所以确实有一定误差。不过如果你是class A或AB的话，应该影响不大。如果是开关功放，load pull的确意义不是那么大了。
2. 用实际电路可以，但是如何去做这样一个二维扫描呢，因为通常来说你至少要3个元件（T或者Pi型），这个你可以思考一下。load pull实际上就是个二维扫描，你光去扫描C和L对你的意义不大，看不到smith chart上的各种contour。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：求教 IP软核问题
下一篇：Hspice 新手关于搭建差分电路的问题
