首页 > 微波/射频 > RFIC设计学习交流 > Cadence Layout遇到一个常见问题,求大侠解决

Cadence Layout遇到一个常见问题,求大侠解决

录入:edatop.com    阅读:
我在跑DRC时,老是提示我MIN.density of M1 area is 30%这有影响吗

没影响的,整体布局时,多加些金属1,就好了

金属的面积会影响芯片生产时的平整度,功能上对你的电路没有影响,你只要在空余出添点金属或者线加宽即可


但是有些M2,M3,什么的我根本都没有用,为什么还是要求我面积要达到一定得程度啊

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:Cadence LVS 求助
下一篇:用HSPICE仿真rc振荡器,激励如何加?

射频和天线工程师培训课程详情>>

  网站地图