请教高手，比较器延迟怎么减小？
录入：edatop.com 阅读：
我采用三级放大器级联，构成了一个比较器，带宽在400M，增益120dB。但是输出延时有40纳秒，远大于时钟频率。请问一下从哪些方面去减小电路的输出延时。谢谢大家。
高速比较器一般是一到两级啊，40ns也太大了吧，寄生cap太大?
即使4ns也太大了，不太可能啊，设计的结构就出了问题了?
除非刻意做的延时，一般延时1ns以内，甚至远小于1ns
What is your signal over-drive?
Delay is a strong function of over-drive level.
哈哈hah
LZ上个电路和仿真图吧。个人觉得你指的带宽是不是GBW了?如果是3db带宽，对于三级级联（电阻负载?）的比较器的延迟应该不会超过20ns。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
