首页 > 微波/射频 > RFIC设计学习交流 > PLL的建立时间的问题。

PLL的建立时间的问题。

录入:edatop.com    阅读:
各位大侠们,我刚刚开始接触PLL,我想问一下PLL的建立时间是如和求解的?如果phase margin的条件 不满足,PLL是否能够锁定?
我们经常讨论的是locking time ,而不是setting time,所以想问下phase margin对于PLL的锁定有何联系,小弟不才,请各位高手赐教?感激不尽。

应该是:phase margin 越大,PLL的locking time 越长;phase margin的大小与PLL系统的阻尼系数成正比的。

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:LDO电路问题
下一篇:bondwire和lead frame的模型?

射频和天线工程师培训课程详情>>

  网站地图