首页 > 微波/射频 > RFIC设计学习交流 > 带隙基准的速度问题

带隙基准的速度问题

录入:edatop.com    阅读:
再拉扎维书P322讲到P点的旁路电容会影响减慢运放的瞬态响应,因此必须比较大。
为什么P点的旁路电容会影响减慢运放的瞬态响应?

就是运放输出电容变大了啊 RC变大

RC变大,不是比较慢了吗?可是书上说的是为了加快瞬态响应,应做大C

讨论的是“二,由于电容Cb通常会减慢运放的瞬态响应”吗?

我没表述好,是电容都会影响瞬态响应,为什么还要大呢,不是C越大,瞬态响应越慢吗?

    做为一个旁路滤波电容,Cb应该较大,才能减慢基准上的瞬态效应,从而稳定基准的输出。

这就是trade off。可以细心体会



    为什么呀?理论上你的旁路电容越大,它不就是跟寄生电容处于并联状态吗?这样不就相当于这点对地的电容变大了很多,瞬态响应不应该变慢吗?

我觉得这好像是表述上的问题。按照6楼的意思,应该可以就将拉闸为的话理解为:为了获得平稳的瞬态响应,加大Cb;而不是为了使瞬态响应更快而加大Cb。我也觉得貌似是这样。期待高人解答。

    LZ是否是想说,寄生电容增加,导致基准的3DB带宽变小,从而导致瞬态相应时间更长,也就变慢了;
    这里,我是这样理解CB的作用;
    CB(电容)有储存电荷的能力,CB越大,存储的电荷越多,当负载从基准上抽取电荷的时候,会造成基准的瞬态变化;如果CB越大,基准电压,在被抽取电荷后,变化得就较小。



    CB电容大,确实会使运放的瞬态响应变慢,因为RC常数变大了。但是CB大,就像你说的,Vp的电压变化不会很大,因此对bandgap的影响不大,因此综合考虑,还是要大的。是不是这样?

学习,学习。

我的理解:如果phase margin(PM)小于60度,加大电容可以提高PM,电路启动时可以减小过冲,减小阻尼振荡的时间。但如果继续加大电容,PM过高,则电路启动又会变慢的。

稳压。

我是这么理解的,CB大了,BG在第一次启动的时候到达稳定的时间确实长了,但是BG的目的是输出稳压,CB比较大的时候,可以使P点的值变话很小。使输出的变化不是那么大。

好问题。

好像讲的是抗扰动的能力。CB大,对于同样的扰动,p点电压变化小,恢复起来会相对快一些。如果是阶跃响应则是相反的,CB越大p点建立稳定电压所需时间也越长,换句话说,响应越慢。

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:PFD用在DLL里,如何判定REF和FB谁比谁先?从而输出到底是UP还是DN?
下一篇:LC振荡器中为什么希望相位在低频时接近90度,高频时接近-90度

射频和天线工程师培训课程详情>>

  网站地图