首页 > 微波/射频 > RFIC设计学习交流 > verilog+ius 仿真报错+求助

verilog+ius 仿真报错+求助

录入:edatop.com    阅读:

Unable to load SST2 communication library: /usr/ius/tools/lib/libdcapi.so: cannot open shared object file: No such file or directory or file is not valid ELFCLASS32 library

请问这是什么错误,怎么解决?

还有我下了一个教程说cadence里有verilog例子在这个目录doc\ncvlogtut\examples,我怎么找不到?

ddddddddddd

学习了

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:如何从cadence软件中到出smith图或smith图数据呀
下一篇:请教MOS电容和阱电容的区别

射频和天线工程师培训课程详情>>

  网站地图