首页 > 微波/射频 > RFIC设计学习交流 > Callibre LVS WARNING and errors

Callibre LVS WARNING and errors

录入:edatop.com    阅读:
There is no data for layout netname vcc ?vcc?
There is no data for layout netname vss?vss?

还有一个问题是在LVS Report中显示:
             Layout        Source    Component Type
Ports        0                10      *
但是我的layout中添加了pin脚啊,怎么report没有ports呢?

急需各位大虾们帮帮忙,小弟不胜感激!

看看rule里面pin用哪个layer定义的,不是大问题了

非常感谢,我试一试,希望能够解决问题
再次感谢了

Check the manual ..

Read the lib manual for rules

小弟今天刚解决这个问题,确保你的pin加了,然后保证层的定义是对的就行。

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:用经典class ab 结构设计LDO ,如何进行补偿吗?
下一篇:版图中SAB区域 求解~

射频和天线工程师培训课程详情>>

  网站地图