求助一个ESD问题

芯片有一组电源AVDD AGND
另外片内有产生负压的chargepump，产生的负压是CPVSS
再就是一些输入输出信号，都是AVDD-CPVSS的应用范围
所有的IO能否使用AVDD-CPVSS作为ESD的POWER-RING?
把AGND看作是一个中间信号?
这样做ESD会否比较弱?
BTW：在chargepump不工作时，在芯片内部内部CPVSS通过很大的NMOS管（10000/0.5的量级）连接在AGND上，NMOS的gate连接AVDD。

1),所有的IO能否使用AVDD-CPVSS作为ESD的POWER-RING?
对于电平在AVDD-AGND的PAD，可能会有所不妥。具体情况还要参考采用的ESD结构
2),把AGND看作是一个中间信号
可以
A,如果测试时也把AGND当做一个IO信号，则可能会出现AGND-AVDD的ESD失效
B,如果测试时也把AGND当做地，则测试会与A有所不同

1倒是没啥问题，所有IOlevel都会在vdd-vss
2确实是我担心的，测试时AGND应该是当地使用，但就怕片内泄放通路不够啊，只有vss到agnd的大管子了

其实不要紧，就把vdd-vss当成power，agnd当成IO测试。只要设计合理，和普通的设计没有区别，测试也把agnd当成IO测，实际环境中也不会有问题。

但是芯片实际应用外部接大地的可是AGND而不是VSS啊

    你的意思是CPVSS并没有引出pin?那么只能对AGND做，IO信号相对AGND可能是负压，ESD的结构要特别考虑避免漏电

学习学习

lz 的问题简单来说就是两点。
1） 有两个pin， AVDD和AGND。
2） 内部有个CPVSS的bus，和AVDD与AGND之间都有通路。
所以如果layout 空间允许的话可以将CPVSS当成ESD bus，但要加宽，保证低阻至1ohm左右。ESD clamp需要加载AVDD和CPVSS之间，以及CPVSS与AGND之间。但由于CPVSS为负压，所以要考虑在芯片正常工作时ESD clamp不能导通。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。