其他条件一样，仿真ADC信噪比得到3VDD居然比3.6VDD好？why？
录入：edatop.com 阅读：
工艺是SMIC18.采用3.3VDD。3.6V时。SNR＝56dB.3V时，SNR＝60以上。求解。
可能是你的某些biasing在3.3V时比3.6V好。或者某些transistor leakage在3.6V下过大，比如vds过大，导致rds减小。check下，transistor的vds有没有超过1.8V的。
可能是静态工作点发生了变化，有可能是你的电路中某些管子处于临界饱和状态，电源电压发生变化导致了其他地方的变化，比如共模输出点的变化，从而使得电路状态发生改变。
小编能具体说下是怎么测SNR的吗
我也是smic，在ss下发现2.7比3好，跟lz趋势一样
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：求助razavi书 lna 仿真
下一篇：RF前端Tx仿真的问题
