首页 > 微波/射频 > RFIC设计学习交流 > 求助全数字锁相环 ADDLL设计中 jitter 如何进行仿真

求助全数字锁相环 ADDLL设计中 jitter 如何进行仿真

录入：edatop.com 阅读：

我最近搭了一个ADDLL 全数字锁相环 SAR结构的做完瞬态仿真我想仿这个电路的 jitter
是用 spectre里面的 pss进行仿真么? 还请高手给指点下

应该是PSS+Pnoise吧

嗯仿出来的值参考意义大不大啊? 还有就是是不是要仿下各个工艺角

相噪就是这样仿真的啊，jitter就是相噪的时域撒，应该比较准吧
工艺角要跑哦

我现在遇到一个问题就是跑PSS的时候不能找到稳态这个我也不清楚是什么原因我做得是数字DLL 输入只有一个频率电路中有分频电路希望能给分析下

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

求助 全数字锁相环 ADDLL设计中 jitter 如何进行仿真