整个芯片的系统时钟可以有分频器产生吗？
录入：edatop.com 阅读：
现在有一个PLL模块, 只能产生200M~800M的时钟， 如果我想产生一个200M的系统时钟，可以把PLL的输出调到400M，再用一个简单的2分频电路来产生整个200M的系统时钟吗? 这样做会有什么问题吗?目前对系统时钟要求不是非常高，jitter在100~200ps都可以接受。不过对accumlating jitter不太能接受。
请教各位大神，谢谢啦！
请教各位大神，谢谢啦！
应该可行。
jitter再适当放大点更容易做
好的 谢谢！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：EE240 - Advanced Analog Integrated Circuits UC Berkeley username/password？
下一篇：基于Lin总线的收发器设计
