开关电源变压器模型，漏感问题求助
录入：edatop.com 阅读：
请问大神们，关于用verilog-a写变压器模型过程中，考虑漏感的话该怎么写，谢谢~
路过路过了
同问同问
前面有大牛贴过变压器的veriloga模型了，就在这个论坛，自己找找哦~
漏感实际上体现在耦合系数中，耦合系数小于1就是由漏感~
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于后接active loop filter的charge pump问题
下一篇：Candence 仿真时出错，求助各位大神
