首页 > 微波/射频 > RFIC设计学习交流 > 请问LVS仿真设置规则文件时出现undefined or empty environment variable是什么原因

请问LVS仿真设置规则文件时出现undefined or empty environment variable是什么原因

录入:edatop.com    阅读:
[img]file:///C:/Users/wjy/AppData/Roaming/Tencent/Users/948640435/QQ/WinTemp/RichOle/[@~)MY%7B6_$SG]W$D6%7B6_ZSM.jpg[/img]

是不是电路图里有变量?

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:关于电阻pwr参数
下一篇:spectre仿真问题

射频和天线工程师培训课程详情>>

  网站地图