2分频器layout在DRC时的报错问题
录入：edatop.com 阅读：
在Cadence中对2分频电路进行DRC时总是有如下报错：
哪里出了问题?该如何修改layout呢?（将PMOS拉近，
NMOS拉近使得版面紧凑后依然有这个报错）
另外，数字电源和数字地的标号是DVDD和DVSS吗?
我的layout和shematic对照了没有遗漏元件啊，不知道是什么问题?
（初学，请多指教）
哪里出了问题?该如何修改layout呢?（将PMOS拉近，
NMOS拉近使得版面紧凑后依然有这个报错）
另外，数字电源和数字地的标号是DVDD和DVSS吗?
PMOS 的nwell没有pickup现在，因为你现在的PMOS nwell和pickup的nwell是不相连的；另外一般版图推荐紧凑型即最小距离的摆放，这样对matching，coupling的电容电阻都有好处。
谢谢你的回复，问题解决了，目前在做LVS
DRC已经做好，正在做LVS，下面是其原理图和版图以及LVS时的报错：
我的layout和shematic对照了没有遗漏元件啊，不知道是什么问题?
（初学，请多指教）
问题解决，short了
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：SAR ADC 功耗问题
下一篇：求问RFPM是什么？
