问个偏物理的问题，关于如何提高transistor层面的速度
录入：edatop.com 阅读：
这个问题不知放哪个版块问好，看来看去只能放到模电版块了。
数电里的gate都是由transistor搭建的，最典型的就是inverter就是由一对pmos和nmos搭建的。
如果单从提高运行速度的角度考虑，数电里在block level就是减小propagation delay，如果不行可以用pipeline来增加throughput.
在gate level 就是对fan out有严格的限制，从而减少gate 的output delay（时钟树参考了这个理论）。
在transistor level就不是很清楚了，nmos的速度比pmos快（用电子做载流子?），那还有其他什么方面什么因素在transistor level（物理层）对速度有很大影响?比如温度对其的影响?
抛砖引玉下，希望论坛大大赐教。
等效成压控电流源，寄生电容
电容就表面积介电常数厚度
压控电流源的gm
但是事实上都是相关的，跟材料doping等等
去问foundry里做工艺的人比较懂
可以参考半导体物理方面的书。载流子迁移率是MOS速度的重要因素，当然还包括各种电容。NMOS的载流子电子比pmos空穴迁移率高一点，在目前工艺掺杂浓度的情况下。载流子迁移率和掺杂浓度好像有一定的正比关系，不太记得了；还和材料相关，这也是为什么砷化镓之类速度更快的原因；然后温度方面大概是温度越高，因为统计学的载流子随机无规则运动更剧烈造成其定向迁移率降低，所以速度降低。具体请参阅书籍，只记得一些，未必是对的。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
