首页 > 微波/射频 > RFIC设计学习交流 > calibre lvs 电阻问题

calibre lvs 电阻问题

录入:edatop.com    阅读:
请教:
      calibre lvs 时电阻不比较阻值的大小,而是比较schematic和layout上L和W的值,该怎么设置,急着救命,谢谢

lvs文件里面有设置
#define res_porperty other
中的other改为resistance
当然,不一定是一模一样的一句话,但类似,自己找一下
仔细看看lvs的执行文件就可以找到的

看有没有一个是设置成size的

在lvs rule中搜索property应该能找到,记得有trace property ....

1# chenmh_henry
首先,你查看一下你比较的电阻的model,将定义该器件的property修改为W,L,再找到该model的trace property,将trace property改为w和l即可
DEVICE element_name(model_name) *******[
property w,l
***
***
***
]
trace property R(model_name) w w 0
trace property R(model_name) l  l  0
建议你修改的时候查看一下calibre的帮助文档svur_ur.pdf

lvs command file裡修改 #define

大兄弟,您悲剧了.....

thanks


修改LVS的规则,减小精度即可。

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:SAR ADC 仿真问题
下一篇:低输出电压的LDO

射频和天线工程师培训课程详情>>

  网站地图