calibre跑LVS能通过，assura跑不过
录入：edatop.com 阅读：
用calibre跑LVS通过，但是用assura跑会出现错误，只要时钟信号接入就会出现错误，各种nets，pins等不匹配，但是实际上应该是没有的，不接时钟信号LVS就能通过，不知道是什么原因，求大神解答~
关注下大小写问题，或者修改clock的名字。
最好有截图，方便分析。有时查看assura的lvs report也能发现一丝端倪
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：verilog-A建模针中遇到的问题
下一篇：Cgs和Csg有什么区别？
