求助delta sigma adc 前后仿真误差
录入：edatop.com 阅读：
本人设计了一个2阶3bit的delta sigma adc，在前仿真的时候 snr可以得到98左右；后仿真中，由于电容的失配snr掉到72，加入dwa后，snr提升到90db,并且低频段的底部噪声相对于前仿真也抬高了20db左右，我想的问前后仿真相差1bit是否合理，如果不合理的话，我的版图可能存在的问题会有哪些
没有人知道吗
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：loop of even numbers of inverters 偶数级单端反相器环路（非线性理论分析）
下一篇：calibre lvs 错误，大家帮帮忙啊
