关于小数分频PLL中单环DSM的问题
录入：edatop.com 阅读：
大哥们，如果我想做其他结构的，单环的比如这种
最终落到电路实现的时候，DFF就是多位的寄存器是么?我有点儿理解不上来，X输入是多位的，D也是多位的呗?另外最后的量化器的功能由谁实现啊，还是整个过程都是多位的，量化器也是个寄存器?如果是多位的，乘以系数后超位了怎么办?望各位大哥指点迷津……懵了，原理知道了但是跟电路对应不上……谢谢谢谢
最终落到电路实现的时候，DFF就是多位的寄存器是么?我有点儿理解不上来，X输入是多位的，D也是多位的呗?另外最后的量化器的功能由谁实现啊，还是整个过程都是多位的，量化器也是个寄存器?如果是多位的，乘以系数后超位了怎么办?望各位大哥指点迷津……懵了，原理知道了但是跟电路对应不上……谢谢谢谢
DSM一般是数字电路实现的，verilog--后端……
电路里面的DFF是用寄存器实现的，多位没有问题。乘法溢出的部分可以截断，只要环路精度允许。
谢谢大哥指点，我先去做一做试试
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：DLL测试问题
下一篇：请教一个 LDO 环路仿真的问题
