dll中的false lock & harmonic lock的理解
录入：edatop.com 阅读：
false Lock：是指PLL完全没有锁定，主要发生在VCDL的初始Delay小于Reference Clock的半个周期，这样PLL会不断减小Dleay，这样永远不可能锁定；
harmonic Lock：是指初始Delay大于reference Clock的周期的1.5倍，这样PLL可能Lock在VCDL的Delay为参考频率的2倍，或者更高这样，就处于Harmonica Lock。
问题1：为什么在false lock中Tdelay<0.5Tref时，PLL会减小Delay， 为什么?
2：发生harmonic lock中， PLL可能Lock在VCDL的Delay为参考频率的2倍， 为什么?
是不是只要是传统的DLL都会发生这两个问题
谢谢
harmonic Lock：是指初始Delay大于reference Clock的周期的1.5倍，这样PLL可能Lock在VCDL的Delay为参考频率的2倍，或者更高这样，就处于Harmonica Lock。
问题1：为什么在false lock中Tdelay<0.5Tref时，PLL会减小Delay， 为什么?
2：发生harmonic lock中， PLL可能Lock在VCDL的Delay为参考频率的2倍， 为什么?
是不是只要是传统的DLL都会发生这两个问题
谢谢
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
