怎样处理加封装模型后仿真出现的ring?
录入:edatop.com 阅读:
发现加decouple cap的作用很小啊,几十个皮法几乎没有效果,各位怎么处理的?
减小电流变化速率
或者用RLC去耦,这个比较高端,你应该用不到
第一条等于降频,不太可能了,第二条详细说说,谢谢,喜欢高端
加多大的decouple电容,最后ring多大,关键要看你的是什么电路,对ring敏不敏感,单纯的想把ring弄得很小,容易过设计
你好,是一个12位的sar,想用外部输入ref,故ref需要很小的ring,另外发现模拟电路的电源上的ring也会影响到ref,所以除非把他们都缩小到0.2mv(一个lsb),当然不可能一直这么小,只要最后几个cycle能达到就可以
不需要关心ref ring的绝对值,考虑ref和参考地之间相对的ring,ref和参考地之间加decap,ref相对参考地之间的ring足够小就Ok了。
你好,可是仿真发现模拟电源地之间的ring也会对参考和参考地之间的差分ring造成明显影响,这样正常吗
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:cadence中用hsipceD仿真器tran如何跳点保存波形?
下一篇:有关cadence仿真电路中MOS管工作在饱和区的问题?

