请问有没有办法让verilog-a建模的运放可以直接用parameter调节它的THD？
录入：edatop.com 阅读：
请问有没有办法让verilog-a写的运放可以直接用parameter调节它的THD（总谐波失真）?或者其他参数来调节它的THD?我是想在接近理想的运放中，加入一些THD来仿真。
求助各位大神！
求助各位大神！
能但很费事，
小编大人求解！~
我没做过，但感觉行。
你有什么想法么?
用verilog列方程，然后用参数传递。运放的THD方程你有研究过?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：ic电路电源和地之间加了esd pad ，但是没接那个esd 二极管，怎么办？
下一篇：有谁知道使用sin波输入测pipeline ADC 得INL 和DNL 的matlab 程序？
