首页 > 微波/射频 > RFIC设计学习交流 > 请问如何增加二级放大器的共模抑制比呢(CMRR)?

请问如何增加二级放大器的共模抑制比呢(CMRR)?

录入:edatop.com    阅读:
最近在做一个Folded cascode的二级放大器  可是最后测CMRR发现没达到要求
请问各位有经验的大神 如何调整电路才能增大CMRR呢?
我用的是蒙地卡罗测的  process&mismatch
单跑process还够. MISMATCH的结果太飘了

差分对的电流源的阻抗要足够高
你是要ac 还是dc 的cmrr?  大信号的cmrr 还是小信号的cmrr



    AC的CMRR  小信号 我的尾电流源的阻抗都已经挺高的了 我感觉现在问题好像是输入端的那对MOS管mismatch



    那就增加diff pair的w/l,减小vgs试一试,或者不care 面积和输入电阻增加面积,另外看看是不是在mismatch比较严重的情况下有transistor进入linear,如果是适当调整下bias电压

学习了!



    多谢指教!我这就去试试

降低input pair的mismatch(增加size, 降低vdsat), 降低current mirror与input pair的gm之比


"降低current mirror与input pair的gm之比"这个不太理解!望详述,谢谢


同问 降低current mirror与input pair的gm之比  啥意思...

hao a xiexie a

对啊,同问上面那个问题
为啥子降低current mirror与input pair的gm之比?



    应该是为了降低opa的vos,vos小了,cmrr自然就上去了,vos*cmrr=cont

cmrr和mismatch的乘积基本上为一个定值。提高cmrr,最直接的方法就是提高match,降低offset。一般来说,offset越小,cmrr越大。前面的回帖也说了很多减小随机失调电压的方法。你用蒙塔卡罗分析,应该是随机的误差导致的cmrr的降低。


那蒙地卡罗这样分析合适么?
具体该怎么调我还是有点不太明白

学习中

降低mirror与input pair 的gm之比,是否是将mirror的mismatch在输入的影响降低到较小的程度,其实
也是减小Vos的一种方式?


对的,就是为了减少镜像管阈值电压失调的那个部分

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:matlab运行出错
下一篇:Cadence——LVS

射频和天线工程师培训课程详情>>

  网站地图