求教SpectreVerilog混合信号仿真SDF的设置问题
录入：edatop.com 阅读：
在ADE中simulation的option选项的Mix Signal选项，这个Scope应该怎么填?还有就是Config怎么填写才对。
顺便问下，VCS中使能负值时序检查的参数是+neg_tchk，对应Verilog-XL里面是什么指令?求大神指导！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：请教关于全差分运放CMFB
下一篇：谁帮忙分析一下这个四级放大器
