verilog仿真波形的问题
录入：edatop.com 阅读：
我的源程序中需要三个有延时的时钟信号，我把三个时钟信号提出来重新写了一个程序，让它们分别延时，仿真出的波形是正确的，可是当我再把这个程序放到源程序里面时，结果三个时钟信号的波形确不对了，这是怎么回事?真心求解答，谢谢了。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：求助大神：DC-DC的功率低PGND和模拟地AGND需要隔离吗？
下一篇：请问CPU L2, L3 catch的大小对HSPICE仿真速度的影响大吗？
