首页 > 微波/射频 > RFIC设计学习交流 > 晶振测试与仿真结果有较大出入的问题

晶振测试与仿真结果有较大出入的问题

录入:edatop.com    阅读:
设计了一个26M的晶体振荡器,pierce结构,放大器为反相器结构,设计阶段负阻仿真和tran仿真都是没问题的,但目前的测试结果来看,放大电路的驱动能力远远小于仿真值, 直流偏置点没有问题,I ,O 到power ,ground的阻抗也没有问题,C1,C2为内收电容,控制电容的开关管阻值控制在100ohm以内,后仿真的负阻值也是正常的,下面还能怎样debug定位原因呢,求大侠们指教!

放大电路的驱动能力远远小于仿真值,可能是放大器没有很好的ESD保护,部分击穿;也可能是电流把金属烧坏了,应该注意layout。

你测试和仿真中驱动能力你是用什么衡量的?



    仿真中就是根据gm=0,到gm=无穷大的那个半圆极坐标图,在负阻达到极值时---就是gmmax,这个时候对应的的是circuit负阻最大的情况,在设计阶段,把驱动能力做了4个档位,在驱动能力最强的档位,负阻达到最大值,摆幅也是全摆的。但从测试结果来看,驱动最强的时候摆幅达不到全摆,低了将近0.2V;



    测试阶段,C1,C2增大的话停振,比如在gm00档仿真阶段C1,C2挂到15pF没有问题,但测试阶段挂到5p+就不行了!



   感谢提醒, 从目前的测试结果来看,O,I 两端的ESD确实有些问题,不过驱动强度的趋势并没有改变,随着驱动强度的增强,可以驱动的C1,C2的值也是增大的,只是没有大到设计预期!

测试时候,使用示波器了吗?或者说,有没有考虑测试仪器引入的额外负载?

昨天晚上测了下,bonding线和PCB走线会在O I 两端引入8pF的寄生电容,如果把这个考虑进去,倒是可以一定程度的解释这个问题,设计的时候没有考虑这么大的寄生,一般做XOSC的时候会把这部分寄生电容考虑进去么?  感谢大家的指导!

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:输入rail to rail的带宽和增益保持在什么范围才比较好 轨到轨 全摆幅 满摆幅
下一篇:cadence CIW信息显示不全怎么办(已解决)

射频和天线工程师培训课程详情>>

  网站地图