DRC版图验证错误
录入：edatop.com 阅读：
新手求助……在用csmc 0.5um 工艺做drc检查时出现个问题
error: Layer 'tb_conn' must be connected.
drc(tb_conn (sep < 4.0 ) diffNet "TB.c N-well spacing with different potential must be >=4.0um")
error: Layer 'tb_conn' must be connected.
drc(tb_conn (sep < 1.4 ) diffNet "TB.d N-well spacing with same potential must be >= 1.4 um")
Errors exist in the rules file "/home/1/st02/divaDRC.rul".,这错误怎么修改呢，跪求高手解答，不胜感激……
error: Layer 'tb_conn' must be connected.
drc(tb_conn (sep < 4.0 ) diffNet "TB.c N-well spacing with different potential must be >=4.0um")
error: Layer 'tb_conn' must be connected.
drc(tb_conn (sep < 1.4 ) diffNet "TB.d N-well spacing with same potential must be >= 1.4 um")
Errors exist in the rules file "/home/1/st02/divaDRC.rul".,这错误怎么修改呢，跪求高手解答，不胜感激……
验证工具为cadence自带的Diva……求9
望高手，发一个CSMC05的版图验证规则文件也行……没有错误的……不胜感激……
不同点位的阱的间距必须大于等于4um，改法：如果小于这个值就拉大。
相同电位阱的间距必须大于等于1.4um，改法：如果小于这个值就拉大或者合并。
你好，，那个错误说是验证文件出错……版图我就调出一个标准的mos管也会出错……也就是说，应该不是我画错了……，是验证文件出错了，不知道怎么改！谢谢……
估计是你的设计规则和验证文件对不上吧，如果DRC文件没错就按4楼说的做
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于adc中参考电压buffer驱动能力的问题，希望各位帮忙解答！
下一篇：How to use VCRES in analoglib
