veriloga 两模块连不上
录入：edatop.com 阅读：
我用veriloga编写两个模块 一个电流源 一个电流源开关 现在两个模块连在一起 仿真不了 求高手指导 且求非理想开关的编写方法
能贴上这两个模块的代码吗?还有你是怎么连接这两个模块的?
是啊，不然别人怎么帮?
MODULE的名字一样，需要重新名字
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：怎么仿真一个运放的瞬态
下一篇：IC615怎么导入gds文件
