cadence的input.scs文件中subckts模块被删除了，怎么能改好
录入：edatop.com 阅读：
我一不小心把input.scs文件中的subckts的那一段网表给删去了，然后电路就不是识别我的子电路了，而且在进行电路原理图仿真时再也不能自动提取网表了，我重建的原理图也不能仿真了，等于我的cadence由于不能提网表仿真都进行不了了，对于没有子电路的仿真还是没问题的，都是这个问题，怎么改才能把这个问题解决呢?就是一劳永逸的恢复自动提取原理图网表功能。求解答，感激不尽！
对面的高手看过来，这里的菜鸟好可怜！
对面的高手看过来，这里的菜鸟好可怜！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：版图中的有缘层
下一篇：ADC 背景，现状，动态及产品
