在一个单端供电VDD~0V的电路内部可不可能有负电压？
录入：edatop.com 阅读：
如题，在一个VDD=1.8V的CMOS电路中，可不可能存在+0.9V~-0.9V的形式存在?
求举例说明
求举例说明
可以构建负压电路
用开关电容可以搞出来。
用开关电容实现的负电压精度有多高?可以作为基准电压吗?
设计得当，片上负电压当然没有问题，但需要小心，一般设计的某些想当然思维，很可能会忽略二极管会导通的情况的存在。
量产5%左右吧！单纯仿真会比较高 1%~2%
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：14位DAC veriloga代码
下一篇：关于钳位电路求助
