请教：如何设计低频噪声运放？

输入对管W*L取大，gm调大些，负载管的gm取小些。你这个噪声太大了，仿真没问题吧?

输入对管去的很大了900u/1u,还是不行，input-noise有几十uv,我用的折叠共源共栅，

闪烁噪声大

那你仿噪声时，看看是哪些管子噪声大，具体处理下吧。

这么大， 是不是接错了?共源共栅的负载管取大点噪声会变小

我是按照何乐年那本书仿噪声的，spectre noise 输出选的全差分的两个输出端，输入选输入正端。难道不对?

1.  nmos noise > pmos ..   nmos 可以下面包 nbl隔 noise
2. 900/1  這不太對吧 ..一般要求 如 low offset 會讓 W/L 比別差太多 ..
    至於 noise 書上說 W*L .. 別做 900/1   
     30/10  * 10   會比 900/10 好多 .
讓 w*l 大 連 l 也要大 ..當然 l 大 那就表finger 要更多 ..

同意2L的看法。

  能不能上个图看看

你好 请问 “nmos 可以下面包 nbl隔 noise ”中nbl代指什么东西? 为什么可以用来隔离噪声 ，能够说详细点吗? 谢谢了

n-buried layer , 一些高壓PROCESS 20~30 V 有NBL
一般來說 Hi volt device 下會有NBL 做隔離 ,
但是 , 其實LOW VOLT 也可以
只要把 NBL 墊電壓高些, 其實就是讓LV 元件Isolation , 但是 一樣不能超過 junction breakdown ,
透過這方式 5v 可以在  > 10v (一般 5v BV=10~12v) ..這算特別用法,
大家都知道 p-sub 下的 nmos  bulk 一定是地電位 , 使用 NBL 做法就是把 bulk -> NBL
只要NBL 接正電位可以 隔離此NMOS ..
另外還有種 iso-Nmos 就是此法.
只是某些 process 沒有這類PDK 要自己畫. 至於 DRC  LVS 要改.
另一種是如前說, 因為 NBL  接正電位, 隔離掉基底同時也把 substrate 隔開.
前提有NBL (mask layer) 才能.
有些RF 會有類似 但要多 mask

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。