首页 > 微波/射频 > RFIC设计学习交流 > PLL相噪时域模型中synchronous jitter 如何确定

PLL相噪时域模型中synchronous jitter 如何确定

录入:edatop.com    阅读:
根据kundert 建立PLL时域相噪模型的过程中,涉及到PFD/CP, div这几个driven block的synchronous jitter,实在没看明白这个类型的jitter是如何得出来的,跪求知道的大虾们指点啊!



    您好,我也正疑惑了,过了一年了,你现在应该知道了吧?能否告诉一下我,谢谢!

是不是用PSS+PNOISE仿peak to peak jitter ,K取无穷大?

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:如何去除DRC error markers,已更新解决办法
下一篇:微电子学与固体电子学考研调剂

射频和天线工程师培训课程详情>>

  网站地图