怎么实现sealring和core隔离
录入：edatop.com 阅读：
请问各位大侠，怎么实现sealring和chip core隔离?
比如用深阱把sealring和chip core 隔离， 或者把sealring做到深阱里面?
或者用其他的方法来隔离?
如做过相关工作的还请指点下！ 谢谢
比如用深阱把sealring和chip core 隔离， 或者把sealring做到深阱里面?
或者用其他的方法来隔离?
如做过相关工作的还请指点下！ 谢谢
pdk里有sealring的画法规则，sealring跟core本来就隔离的，我用的csmc的建议sealring和core的gnd连在一下，sealring的作用是为了减小划片时对core layout的损伤，它就是把从衬底到顶层金属用contact,M1,via1,M2,via2…………Mtop都用上，在core外围把core围住，就跟砌了一堵墙一样。
all in all，按照pdk里的版图规则文件里的规则画就没问题。
这是我得出的结论，请多多指教……
比如在sealring和core直接用深N阱可以吗?
又要石沉大海了！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
