PLL中divider的设计
录入：edatop.com 阅读：
各位好！
在pll设计时，一般VCO的输出是差分的，而PFD的输出是单端的，如果用差分的divider，最终还是要用其单端输出接到PFD的输入，差分的divider不是浪费功耗了吗?如果用单端的divider，VCO一般都是LC cross-couple的差分的，这样相当于VCO的差分用处已经不存在了?
在用差分divider的时候，大家是不是认为在分频过程中的一部分共面噪声可以抑制掉，只不过差分的divider，只用其中的一端接到PFD上?
初次接触PLL，请大家不吝指教！
谢谢！
在pll设计时，一般VCO的输出是差分的，而PFD的输出是单端的，如果用差分的divider，最终还是要用其单端输出接到PFD的输入，差分的divider不是浪费功耗了吗?如果用单端的divider，VCO一般都是LC cross-couple的差分的，这样相当于VCO的差分用处已经不存在了?
在用差分divider的时候，大家是不是认为在分频过程中的一部分共面噪声可以抑制掉，只不过差分的divider，只用其中的一端接到PFD上?
初次接触PLL，请大家不吝指教！
谢谢！
VCO的输出接buffer，在BUFFER里面做双转单
buffer可以用运放实现吗?差分输入，单端输出接到divider?
谢谢！
这有什么浪费的，速度不高用单端，频率太快只能用差分的
ynoschematic
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：sentaurus仿真二次击穿曲线问题
下一篇：求PSRR_Osc_AN.pdf
