PLL设计求职
录入：edatop.com 阅读：
各位做过的PLL前辈，我在做的锁相环用三阶环路低通滤波器输出的VCO电压控制信号上出现了2倍的本振频率的震荡，VPP约300mV，求问这是什么回事?怎么解决呢?
坐等高手解释
Can you post the schematic?
mpig
用二阶的loop filter 会比三阶的要好些。
先把二阶的搞定再转成3介
ac couple vtune频率2倍是合理的
vpp300mV是不对的，没有锁定
学习一下
难道用在卫星导弹上?
学习一下
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：在对3A LDO做ac仿真的时候为什么相位裕度从100度开始下降而不是180度呢
下一篇：请教大牛们一个关于高速跨阻放大器与限幅放大器设计的问题
