怎么在cadence中做数字模块
录入：edatop.com 阅读：
小弟正在学习IC数模混合，不知道怎么在此cadence中用verilog写数字部分，然后生成 symbol?还请各位前辈指点
作为小白，弱弱的问一句，直接用管子搭可以不?
不是要自己搭的么?
数字部分需要用综合工具如design compiler等产生针对具体工艺的门级电路，然后要么通过数字P&R产生数字版图，再合并到模拟版图中，或将模拟版图合并到数字版图中，也可在模拟版图工具中直接调用综合后的数字网表，并进行半手工的P&R
可以用spectre-verilog做混合仿真，教程自己Google一下就有了，很简单的！
spectre-verilog应该是最佳的，多谢了
直接导入verilog，可自动生成symbol；再用spectreverilog 或ams仿真
路过学习，谢谢LZ
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
