关于Pipeline ADC中的运放噪声

通常在Pipeline ADC中，不仅需要考虑开关噪声和运放噪声。我设计完运放后，利用AC和noise分析（开环情况下）得到运放的等效输入噪声波形，我应该如何判断运放的噪声性能是否符合要求?是只要选一些频点看看呢，还是需要对得到的输入等效噪声电压波形进行处理?假设我设计的该运放将用在12比特50MHz Pipeline ADC的SH中，系统仿真时分配到SH级的噪声功率为：5e-9 V^2/Hz. 现在我得到的等效输入噪声电压在某些频点的量值为： 100Hz 411nV/sqrt(Hz) 1KHz 123nV/sqrt(Hz) 1MHz 4.8nV/sqrt(Hz) 10MHz 3.2nV/sqrt(Hz) 50MHz 3.1nV/sqrt(Hz) 我应该如何分析确定我的运放噪声是否满足要求?或者我还需要做其它的什么仿真来进一步验证。谢谢

算出噪声的sigma值来评估。

谢谢lwjbh
噪声的sigma值?你是指对输出的噪声频谱在频域积分吗?那么我如何选择积分的频率范围： 该ADC工作时钟50MHz，是选择Nyquist频率25MHz以内就可以，还是要选到3次甚至更高次谐波呢?
我用Calculator中的integ函数做了一下积分，
1e6~25e6  结果为3e-9 V^2/Hz
1e6~50e6  结果为5e-9  V^2/Hz
1e6~75e6   结果为8e-9  V^2/Hz (已超出系统设计时的要求)
那么我的设计还符合要求吗?
另外一个问题，我现在做的仿真是，带着等效负载（第一级MDAC的开关电阻和采样电容）开环仿运放的噪声，这么去估计噪声的办法是否有问题，或者有没有更好的办法，谢谢~

3# BackerShu
应该从0到无穷大积分，所有的noise都会进信号带宽内的，
顺便提一句，不要用噪声频谱密度去衡量，那个东西你很难一眼看出总的noise，

pipeline的不清楚，原来做其他ADC，噪声带宽选整个闭环系统-3dB带宽，通常为某个运放或RC低通滤波器的截止频率。有可能spec上都会有测试条件的

you need add kt/c noise on your captance, else your design be falt.

你仿真的是放大器的开环噪声，等效到放大器的输入端后，还要考虑放大器用在闭环下的反馈系数对噪声的影响，仿真之后还要做一个运算吧。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。