LPI雷达多波形设计分析与实现

由于DDS是波形产生器的核心，其工作模式灵活，控制方式复杂，在权衡波形产生器的要求后，选用ADI公司的高性能AD9958型DDS，其特性：最高工作时钟频率为500 MHz；双通道DDS；内置10位、速率高达500MS／s的D／A转换器；当输出频率为40 MHz时，相位噪声小于142 dB@l kHz；32位可编程频率寄存器；14位相位偏移分辨率；10位输出幅值控制分辨率；SPI控制接口。AD9958采用先进的DDS技术，结合高速、高性能D／A转换器可构成数字编程的高频合成器，产生200MHz频率的模拟输出正弦波。频率调制和控制字可通过串行控制端口加载到AD9958。图5给出DDS的连接电路图。

4 软件设计

实现非线性调频信号的方法有阶梯形逼近和线性逼近两种。在同样的采样周期下，若用曲线的多项式展开拟合理论分析，则线性逼近的误差为二次项以上的成分，而阶梯形逼近的误差为一次项以上的成分。因此，线性逼近的误差要比阶梯形逼近少得多。这里采用线性逼近的方法。

4．1 阶梯形逼近

利用AD9958的基本频率控制字控制寄存器CTW。及15个通道控制字寄存器CTW1～CTW15，最多可存储16个频率控制字。该频率控制字(FTW)与实际DDS输出频率(fo)之间的关系为：

该DDS将一个非线性调频信号进行最大16的分段拟合处理，在每段内作单频率波(single—tone)，并根据需要通过SPI接口传递各寄存器的配置。具体设置可参考AD9958数据手册中的调制模式(modulation mode)。

4．2 线性逼近法

线性逼近法同样是将脉冲宽度分段，在每段内作线性调频。利用段与段的不同线性调频斜率，实现非线性拟合。

该方法实现流程：AD9958复位初始化；DSP通过SPI接口配置DDS寄存器；采用Matlab产生满足变化的f(t)特性；将脉宽T分成N段，每段时间为tcw，T=tcwxN，并在每时间段内线性调频步进时间deltat，其步进量为deltafn。图6给出FPGA时序控制图。其中，数据更新用于DSP中断响应；设置新的步进量；IO_UPDATA用于更新寄存器。

每时间段的线性调频用profile2~profile3引脚控制。其中profile2控制通道1，profile3控制通道2。AD9958线性调频的操作方法：在线性扫频模式下，频率累加器可使输出频率编程从低频转换为高频，或者从高频转换为低频。低频存储在profile0；高频存储在profilel。频率累加器的内部组合逻辑要求FTWO的值必须总小于FTWl的值。PSO引脚控制扫频方向。当PSO引脚由低跳变至高时，频率由低频扫频至高频；或当PSO由高跳变至低时，频率从高频扫频至低频，频率累加器需要共4个控制字，即上升扫频步进控制字(RDFTW)、上升扫频驻留时间控制字(RSRR)、下降扫频步进控制字(FDFTW)和下降扫频驻留时间控制字(FSRR)。其中，RDFTW表示当频率从低频扫频至高频时，频率每上升一步，频率累加器需要增加的频率数，即上升步进；RSRR表示当频率从低频扫频至高频时，频率累加器频率增加的速度，即累加器增加一个步进需要多长时间。RSRR说明了在两个步进间，频率累加器需要累计的SYNC_CLK周期数。在线性扫频模式下，组合逻辑可确保器件输出频率不超过FTW1，即使下一个RDFTW的增加会使频率超过FTWl。一旦频率达到FTW1，只要PSO引脚为高电平，频率输出始终为FTWl。同样，内部逻辑可确保下降扫频时频率不低于FTWO，即使下一个FDFTW的增加使频率超过FTWO。如果在扫频期间PSO引脚状态改变，则DDS器件将按照新的步进频率控制字和扫频速度字来执行新的扫频方向。图7给出其控制流程图。

5 结语

提出基于AD9958实现非线性调制(NLFM)信号的方法。经与其他信号比较，该信号能够在线性度好的区间内取得较好的脉压性能。采用该NLFM信号的发生器具有硬件资源少，控制电路简单，不受速度限制等特点。基于LPI的雷达改造技术已广泛用于586雷达，并取得很好的实效。