tsmc的工艺，设计的时候vgs小于vth多少是正常的？
录入：edatop.com 阅读：
一般认为vgs小于vth是进入亚阈值区，要避免这种情况。
实际仿真发现不是这样子的，而且不少电路vgs小于vth，但是正常工作。
一般大家怎么设置vgs与vth的?
另外怎么设置 vds和vdsat的?
基础问题，谢谢。
实际仿真发现不是这样子的，而且不少电路vgs小于vth，但是正常工作。
一般大家怎么设置vgs与vth的?
另外怎么设置 vds和vdsat的?
基础问题，谢谢。
恐怕不是这样的哟，一般vgs要大于vth吧。否则管子工作的区域都不对，你敢保证流片回来后还正常工作?
你是没用过40nm
我也发现这个问题了，我总感觉，是不是仿真工具的关系，但是我用spectre和Hspice都是这样的。一直想不明白怎么了。
你做模拟还是数字?
如果是数字 只要Idrive 大于Ileak足够多也就没问题 也就影响到delay而已
如果是模拟 你的gm over current efficiency其实还要更大一些
你的overdrive是好多 你的th又是好多? 把这些告诉大家也许能更加容易帮你分析
有时候我也发现会有这样的问题，一直也弄不明白是怎么回事！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
