哪位能给一个可编程分频器的verilog代码或schematic
录入：edatop.com 阅读：
一个五位的可编程整数分频器，也就是说分频比由输入的5bit数字码决定，在1-31范围内可编程。
输入频率范围是4-27MHZ，根据输入频率来编程分频比，使输出频率落在1-2.5MH之间。
作用是pll中的reference divider。
哪位能给出verilog代码?能给出门级电路得更好，多谢！
输入频率范围是4-27MHZ，根据输入频率来编程分频比，使输出频率落在1-2.5MH之间。
作用是pll中的reference divider。
哪位能给出verilog代码?能给出门级电路得更好，多谢！
TONG WEN..
还是谢谢你了，
同问,xiexie ,..............
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
