LDO的gate需要嵌位电路吗
录入：edatop.com 阅读：
DCDC设计中通常会在EA的输出加上高低嵌位电路，但如果一个n管的LDO输出电容过大，空载时，输出电压有过冲的时候，环路可能会将gate拉到低，去调节输出，但是gate降太低，下次启动，或者负载跳变时，输出电压就会往下掉很多，这种问题怎么解决呢，是不是要在gate处加上低嵌位呢?求高手指点
LDO的gate钳位电路只是用于保护目的，不能影响环路吧?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：电路工作原理求助
下一篇：工作电压是依据什么定的？
