veriloga的疑惑
录入：edatop.com 阅读：
看到一个教程说常用的veriloga可以先建symbol，然后可以从cellview中根据导向自动生成，但是我操作怎么只生成了一段只有输入输出定义端口的东西，下面的导向怎么出来的，求高手指点啊
在cadence library manager里选择file->new cell view ，type应该是选model write，cell名字输入veriloga，确定就可以了
多谢，一楼好人啊
或者直接拷贝现有的，再做修改。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：求教共源共栅电流源产生电路
下一篇：VCO 压控增益的仿真问题
