用VerilogA创建了一个递归电路，但是报错
录入：edatop.com 阅读：
我做了一个晶体振荡器的VerilogA的模型，做好了SYMBOL后，在电路里面想调用它，结果直接报错“不能创建递归电路”，知道的回个话。
就是说你建的电路在它的子层次里又调用了这个电路
ddddddddddddddddddddddddd
就是说你建的电路在它的子层次里又调用了这个电路
请问什么叫用veriloga创建了一个递归电路?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
