关于时钟馈通的问题
录入：edatop.com 阅读：
各位： 本人最近在做一个采样保持电路，在时钟跳变时，由于开关管（用的NMOS管作开关）的时钟馈通效应，输出信号在时钟边沿发生了很明显的跳变，请问采用什么方法解决或尽量减小时钟馈通效应?谢谢！
时钟边沿应该是电荷注入吧?
试试 bottom-plate sampling,对这俩种干扰都有效果！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：如何查看cadence各库元件
下一篇：测试反相器的输入驱动电流与输出驱动电流
