译码器，毛刺
录入：edatop.com 阅读：
本人简单的写了一个3 8 译码器，前仿没有问题，用DC综合之后，对网表用VCS进行仿真时，出现了毛刺，如下图。
解决：觉得自己的代码可能有问题，所以找了一本书，在上边找了一种译码器的新写法，主要如下：
always@(en or addr)
begin
if(en)
out = 8'b0;
else
case(addr)
3'd0: out = 8'b0000_0001;
3'd1: out = 8'b0000_0010;
endcase
end
对比两个代码综合后的电路，结构基本一样，仿真也是有毛刺。
求大师们指教。谢谢
顶起，求大神，求小编
组合逻辑，毛刺正常
用门电路很小心地用手工搭建，或者可以避免毛刺。
如果改用时序逻辑就不会有这种结果了
谢谢，各位了，打算用时序逻辑解决此问题，谢谢了
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：用差分放大器组成的比较器
下一篇：VerilogA 代码 实现滞回比较器 求指导
