首页 > 微波/射频 > RFIC设计学习交流 > DLL锁定困惑

DLL锁定困惑

录入：edatop.com 阅读：

在提一个DLL电路时，遇到这样一个问题，鉴相器是采用9个NAND结构的经典鉴相器，上电时低通滤波电容上电压被拉高到电源电压，这时初始延迟达到最小。可是鉴相器的UP信号有效，亦即要对电容充电，可是为了锁定，应该DOWN信号有效才能说通呀。
诚心请教前辈指点迷津。拜首

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：无限增益多路反馈二阶低通滤波器电路中的正反馈在哪里
下一篇：手算与仿真的差距多大可以接受？

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行