CPPLL设计及仿真问题

录入：edatop.com 阅读：

1、我设计的PLL在仿真的时候，每个频段的输出信号总是和输入有一个相位差，请问是哪些原因照成的?
2、vco我使用是cmos差分型的，请问一下，vco输出频率随控制电压的变化曲线怎么仿真出来的?

恳求大神们赐教！

pss+pnoise 看帮助文档，和mmsim自带的workshop

pss+pnoise仿真然后在pss里面观察大写H开头的一个选项点击看频率范围，然后点击plot就能看仿真曲线

谢谢！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】